# 19 日本国特許庁 (JP)

①特許出願公開

# ⑩ 公開特許公報 (A)

昭58-216300

⑤Int. Cl.³
 G 10 L 1/00
 G 11 C 27/00
 H 04 B 1/66

識別記号

庁内整理番号 7350-5D 7341-5B

7015-5K

43公開 昭和58年(1983)12月15日

発明の数 1 審査請求 有

(全 9 頁)

**図周波数スペクトル圧縮伸長装置** 

②特

願 昭57-100292

22出

图57(1982)6月11日

⑫発 明 者 鷲沢茂貴

三鷹市下連雀6-17-5日本コロムビア株式会社三鷹事業所内

⑩発 明 者 中谷奉文

三鷹市下連雀6-17-5日本コロムピア株式会社三鷹事業所内

⑪出 願 人 日本コロムピア株式会社

東京都港区赤坂 4 丁目14番14号

個代 理 人 弁理士 中田正美

#### 明細 普番

発明の名称 周波数スペクトル圧縮伸長装置 特許請求の範囲

複数のアナログ・シフトレジスタの書き込み及び読み出しを方形被制御信号により交互に行なわせ、各院み出し出力を加算するものにおいて、上記方形被制御信号を積分することにより上記各読み出し出力の印加及び遮断をそれぞれ漸増及び漸減的に行なわせることを特徴とする周波数スペクトル圧縮又は伸長装置。

## 発明の詳細な説明

本発明は、楽音信号などの時間長はそのままで 関波数スペクトルを圧縮又は伸長して任意の帯域 に変換する装置に関する。

例えば楽音信号の時間長は変えないで周波数スペクトルを圧縮又は伸長する装置として、アナログ・シフトレジスタのような選延装置例えば B.B.D.と呼ばれるものを 2 個用い、 これに対し交互に書き込み及び読み出しを行なつて信号処理をするものがある。第1図は、その概略を示すブロック図

である。図において、(1)は入力端子、(2)は低敏通 過フイルタ、(3)及び(4)はそれぞれN個のメモリ・ セルを有するアナログ・シフトレジスタ(以下 「ASR」と略称する。)、(5)は制御回路、(6)はス イッチである。低娘通過フイルタ(2)は、制御回路 (5)より ASR(3)及び(4)に加えられる駆動クロック・ パルスの周波数以下に信号の帝城を制限して信号 との干渉を防ぐためのものである。制御回路(5)は、 沓き込みクロック・パルス fw と読み出しクロッ ク・パルス f R を所定時間 T 毎に切換えて A S R (3) が書き込みのときは ASR(4)が読み出し、(3)が読 み出しのときは(4)が書き込む操作を交互に行なわ せる駆動パルスを発生すると共に、スイッチ(6)を 駆動するパルスを発生し、他の制御回路(9)への制 御倡号を出力する。スイッチ(6)は、ASR(3)の統 み出し期間中(3)側に倒れ、 ASR(4)の読み出し期 間中(4)個に倒れる。ととで、 fw / fR = k とする と、 k > 1 で周波数スペクトルは圧縮(ピッチグ ウン)され、k く1 で伸長(ピッチアップ)され る。スイッチ(6)は、制御回路(5)からの駆動パルス

により、 A8R (3) 及び(4) から読み出し信号のみを 出力するよう制御される。(7) は、 A8R (3) 及び(4) へ加えられる駆動クロック・パルスの残留分を除 去するための低壊通過フイルタである。

第2図は、第1図のフイルタ(7)の出力信号の時 間軸上における変化を示す故形図である。第2図 Aは入力原波形を示す。ととで、Tは、フレーム 周期で、一般に fw で書き込むと情報が丁度 N 個 のメモリセルのすべてに普良込まれる、つまり T=N/fwとなるように設定される。第2図B は k > 1 の圧縮の場合の波形、第2図Cは k < 1 の伸長の場合の波形を示す。これらの波形は、接 続点で不連続となつており大きなクリック雑音を 発生する。この不連続放形による大きなノイズを 除去するため、第1図のスイッチ(8)で不連続点近 傍の両側のゼロクロス点を制御回路(9)により検出 してォン・オフする。スイッチ(8)の制御パルスは、 低坡通過フィルタ(7)の出力信号と制御回路(5)から の制御信号から作られる。この制御パルスでスイ ッチ(8)を上記両側のゼロクロス点間でオン・オフ

(3)

時定数回路(は及び(1)に対する読み出し時間Tの間 高レベルとなる制御信号を出力する。時定数回路 (3)及び(4)は、CRから成る低域通過フィルタない し積分回路で、d及びeの如く制御回路(5)からの 制御信号(方形波)の高調波成分を除去する作用 をする。この積分された制御信号は、それぞれ乗 算器(1) 及び(2)で A 8 R (3) 及び(4)の 出力 信号 に乗ぜ られる。この信号は、次段の加算器(13)で加えられ 低域通過フイルタ(7)を経て出力端子(0)より出力さ れる。 乗算器(1)及び(2)は、 第1図のスイッチ(6)と 同様の役目をしている。第4図において、aは入 力原波形、b及びcは圧縮の場合におけるASR (3)及び(4)の出力波形、 d 及び e は時定数回路(3)及 び44の出力波形、「及び g は乗算器 01) 及び 02の出 力波形、hは加算器ISの出力波形を示す。との波 形りから分かるように、上記のように処理すると とにより、ブランキング区間がなくなつて波形の 速税性がよくなり、インパルス性ノイズが非常に 低似される。しかし、この方法は、フレーム周期 Tの全幅に亘つてb及びcの借号を読み出して差 することにより、信号はゼロクロス点で接続され、 出力端子00における出力は第2図 B' 及び C' に示すような放形となる。

第3図は、本発明の第1実施例を示すプロック図である。図において、第1図と対応する部分には同じ符号を付してある。第4図は、第3図のものの動作を示す波形図である。第3図において、個,面,……, hが現われる個所を示す。本例においては、制御回路(5)は、ASR(3)及び(4)に対する書き込み及び読み出しクロック・ベルス fw 及び fr の外に、

(4)

支えのない圧縮(ピッチダウン)の場合にしか利 用できない。

第5図は、本発明の第2の実施例を示すプロッ ク図である。本例は、圧縮だけでなく伸長(ピッ チアップ)も実現しうるものであり、薪本的には 第3図の回路を2組並列に接続した構成になつて いる。各組において、それぞれ分フレーム周期 (T/2) だけずらして暫き込み及び読み出しを行な い、書き込み及び脱み出し時間はTとする。図にお いて、第1図及び第3図と対応する部分には同一 又は類似の符号を付してある。入力信号は、入力 端子(1)より低坡通過フイルタ(2)を経て2組のASR (3),(4)及び(3),(4)に印加され、それぞれの出力は スイッチ(6)及び(6)で脱み出し信号のみ出力される。 このスイッチ出力信号に次段の乗算器(1)及び02で 時定数回路03及び00の制御信号が掛け合わされ、 次の加算器(5)で加算され低域通過フィルタ(7)を経 て出力強子00に出力される。一方、00は、主発振 器でそれぞれ制御回路四及びGDと分周回路(17)にク ロック信号を出力する。分周回路切は、クロック

何号を分周して周期 T/2 のベルスを時定数回路(13),(4)と 分別 器であるフリップ・フロップ回路(18)及び(19)とに供給する。フリップ・フロップ回路(18)及び(19)の出力ベルス(周期T)は、制御回路四,四及びスイッチ(6),(6)に加えられ書き込みと読み出しの制御に使われる。制御回路四及び(2)は、主発振器(16)からのクロック信号を分周して所定の書き込み及び読み出しクロック・ベルスを発生し、これらを上記の周期Tのベルスにより交互に切換えASR(3),(4)及び(3),(4)を駆動する。

第6図は、第5図のものの伸長動作説明用タイム・チャートである。図において、 to,t1,・・・・、t8 はパフレーム周期 (T/2) 毎の時刻、(3),(4),(3),(4)の書き込み及び飲み出しのタイミングを示す。時刻 to でASR(3)が書き込みを開始、時刻 t1 ですなわち T/2 遅れて ASR(3)が書き込みを開始、時刻 t2 でASR(3)が読み出しを開始すると共に ASR(4)が書き込みを開始、時刻 t3 で(3)が読み出しを開始すると共に(4)が書き込みを開始、時刻 t4 で(3)が書き込みを

(7)

図の(18 及び(19は、フリップ・フロップ回路(18 及び (19 の出力パルス放形を示す。

第5図の実施例においては、丁度半周期 (T/2) ずらして書き込み及び脱み出し処理をしたので、伸長は2倍まで可能である。更に3倍に伸長するには、3組を並列に設ける周期 (T/3) ずつずらして処理すればよい。

第5図の例において、圧縮の場合も上述と同様 にして処理しうるので、説明を省略する。

これまでデューテイ比 50 %の制御バルスに時定数処理を施した制御信号(第6 図の(13 , (4))を用いる場合について述べたが、図からも推測できるように、例えば A 8 R (3) 及び(4) の出力については、説み出し期間 T のうち正しい配み出し信号が得られている期間 k T のすべてを使用し、 A 8 R (3) 及び(4) の出力についてはこれを一部使用して、(3) 及び(4) の出力のブランキング区間を補間する方法も考えられる。第7 図は、このときの制御信号を示す。補間する出力への制御信号は、この逆相(コンプリメント)信号である。第7 図において、

開始すると共に(4)が腕み出しを開始、時刻 ts で (4)が読み出しを開始すると共に(3)が番き込みを開 始、時刻 t s 以降同様の動作を繰り返す。第6図 中、Wは書き込み、Rは読み出しを扱わす。スイ ッチ(6)でA8R(3)と(4)の出力を切換え、更にとの スイッチ(6)の出力に乗算器(1)で時定数回路(3)の出 力信号(第5図(3))を掛け合わせることにより、 第6図(3)及び(4)における①、③、⑤、・・・・の不 連続信号を得る。同様にスイッチ(6)でASR(3)と (4)の出力を切換え、更にこのスイッチ(6)の出力に 乗算器(12で時定数回路(14の出力信号を掛け合わせ ることにより、第6図(3)及び(4)における②、④、 ⑥。・・・・・の不連続信号を得る。とれらの不連続 信号は第2回Cに示す不連続信号のように急峻に オン・オフするのでなく、時定数回路03及び04に より緩やかにオン・オフするので、クリック維音 が非常に少ない。とれらの不連続信号は加算器は で加算されて①、②、③、④、⑤、・・・・・の 如くプランキング区間のない伸長信号が得られる。 加算の過程は、第4図と同様である。なお、第6


(8)

フレーム周期をT、補間区間(制御パルスの立ち下がりから立ち上がりまでの区間)を D とするとさ、試聴実験の結果、音声を含む寒音信号において、 T ≥ 40ms とした場合 D と T の比率を 0.25 < D / T ≤ 0.5、時定数 CR と D の比率を 0.16 < CR / D < 0.65の範囲で選択するとよいことが分かつた。ここで、 D / T = 0.5がデューティ比 50%に相当する。

第8図は、本発明の第3実施例を示すプロック図である。上記第5図のものは、2倍までの伸長処理に対してA8Rを4個使用しなければならず、装置が複雑となる。そこで、楽音信号等において大きな伸長処理を必要としない 1.5倍までの処理に3個のA8Rで実現可能としたものが、本例である。図において、第5図と対応する部分には同じ符号を付してある。本例の第5図と異なる部分は第5図においてダッシュを付したフロックであり、A8R(3)及び(4)はASR(5)

に、制御回路 のは 図に変わり、スイッチ(6) は 省略され、分周回路 (7) の後段に 遅延回路 図が入り、新しくナンド 回路 (2)、インバータ (2) が設けられる。 A S R (5) は、書き込み及び 既み出しの周期が半フレーム周期 (T/2)となるのでメモリ・セル数を N/2 とするか又はクロック・パルスの周波数を 2 倍にするかのいずれでもよいが、一般的には、経済的な N/2 のメモリ・セルを採用し、クロック・パルスの周波数は A S R (3) 及び(4)と同一に設定する。

第9図は、第8図のものの動作説明用波形図で



で脱み出しを完了する。ととで、ToT4 間がフレーム周期 T に相当する。また、第 10 図 (4) に示すように、時刻 T0 で A S R (4) は 書き込みを開始し時刻 T6 で脱み出しを開始する。第 10 図 (5) は A S R (5) の脱み出し期間  $\frac{T}{2}$  のうち 
就み出し出力を 
得るととができる期間が kT/2 となるととを示して 
おり、 (5) は、時刻 T0 から A だけ 経過した 
時刻 T1 で 書き込みを開始し、 T/2 経た 
時刻 T2 から 
脱み出すと 
時刻 T5 で 
歌み出しを完了する。 このとき、 時間 
的な対称性を 
考慮して T2 ~ T3 = T6 ~ T5 と T6 
と 
がの理延量 T6 を 
は、 T6 を 
の理延量 T6 を 
のを 
のができる。

ある。第8図における②~⑥は、第9図a~eに示す破形が現われる個所を示す。第9図aは分周回路のの出力破形で、第9図bはこれより避延回路のにより 4 だけ遅れた信号破形を示す。したがつて、制御回路のは第9図bのパルスに同期してASR(5)の書き込み及び読み出しを制御する。一方、第9図aの信号はフリップフロップ回路のでが分局されて第9図eに示す破形となり、制御回路のでASR(3)及び(4)の書き込み及び読み出しを制御する。制御信号は、第9図aと第9図bのナンドを取ることにより第9図dの破形がナンド回路のの出力に、更にこの出力をインパータのに通すことにより第9図Cの破形が得られる。

12

図d及びcの波形に時定数回路(3)。(4)により積分 処理した制御信号で、これを乗算器(11),(12)で信号 に掛け合わせ、①、③、⑤、・・・・ の 縦続 信号と ②、③、⑥、・・・・の縦続信号を得る。これを加 箕器IIS で加箕するととにより、プランキング区間 のないインパルス性ノイズの低波された処理信号 を得るととができる。第12図(圧縮)において も、同様にしてブランキング区間のないインパル ス性ノイズの低減された処理信号が得られる。た だし、圧縮の場合は、(3)及び(4)の出力信号の読み 出し期間はフレーム周期 Tと一致しスイッチ(6)の 出力信号にプランキング区間が発生しないので選 延量1は任意に選択しうる。また、プランキング 期間を発生しないととから、ASR(5)の出力を用 いず ASR(3)と(4)のみで制御借号のパルス幅を T として第9図eの放形とこの反転放形を用いて圧 縮処理をするととができる。

第13図は、上述のように、伸長の場合のみ第8図の構成を用い、圧縮の場合にはASR(3)及び(4)の出力を用いるようにした本発明の第4実施例

なお、第 5 図でも、圧縮の場合 A S R (3) 及び(4) のみ使用するようにしてもよい。

以上説明したとおり、本発明によれば、楽音信号等の伸長・圧縮処理において合成出力にブランキング区間を発生しないのでインパルス性ノイズの発生を低減することができ、しかも、合成出力の各切換わり時刻付近において漸増及び漸減的に

1150

加算器、(3),(4)····· 積分時定数回路。

切換わるので、従来にない高音質を得るととがで きる。

### 図面の簡単な説明

第1図は従来例を示すプロック図、第2図は第1図のものの動作を示す皮形図、第3図は本発明の第1実施例を示すプロック図、第4図は第3図のものの動作を示す皮形図、第5図は本発明の第2実施例を示すプロック図、第6図は第5図のものの伸長動作を示すタイム・チャート、第10回、第9図は第8図のものの伸長動作を示す皮形図、第11回は第8図のものの伸長動作を示す全体のタイム・チャート、第11回は第8図のものの圧縮動作を示す全体のタイム・チャート、第13図は本発明の第4実施例を示すプロック図である。

(3),(4),(3),(4),(5)・・・・・ アナログ・シフトレシスタ、(5),(23),(25),(35)・・・・・ 制御回路、(15)・・・・・

ផ្ស

代理人 中田正



